PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-105464

(43) Date of publication of application: 15.04.1994

(51)Int.CI.

HO2J 1/12

GO5F 1/00

HO2M 3/28

(21)Application number: 05-099496

(71)Applicant: FUJITSU LTD

(22)Date of filing:

26.04.1993

(72)Inventor: KUDO KENJI

SAGANE TOMIYASU

(30)Priority

Priority number: 04205818

Priority date: 03.08.1992


Priority country: JP

(54) PARALLEL D.C. POWER SUPPLY CIRCUIT

(57)Abstract:

PURPOSE: To prevent a parallel D.C. power supply circuit from being affected by the voltage drop of an OR diode in a parallel D.C. power circuit which is provided with current and an extra DC/DC converter including a resistor circuit for detecting an output voltage used for the adjustment of an output voltage and also including an OR diode between a load and this circuit to prevent back flow to each other.

CONSTITUTION: Each DC/DC converter 2 is provided with a voltage compensation circuit 1 in which the voltages of both terminals of an OR diode 3 connected on its own side are detected to compare them by magnitude and to parallelly connect a compensation resistor Rc in the part of a resistor circuit DR for detecting the output voltage of the DC/DC converter 2 on its own side and the other side, thereby compensating for the voltages of both terminals to be equal.



LEGAL STATUS

[Date of request for examination]

19.11.1999

[Date of sending the examiner's decision of

02.10.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-105464

(43)公開日 平成6年(1994)4月15日

(51)Int.Cl. ⁵		識別配号	庁内整理番号	FΙ	•	技術表示箇所
H 0 2 J	1/12		6447-5G			
G05F	1/00	. F	4237-5H			
H 0 2 M	3/28	w	8726-5H			

審査請求 未請求 請求項の数4(全 11 頁)


特顯平5-99496	(71)出願人	000005223
		富士通株式会社
平成5年(1993)4月26日		神奈川県川崎市中原区上小田中1015番地
	(72)発明者	工藤 憲司
特願平4-205818		神奈川県川崎市中原区上小田中1015番地
平4(1992)8月3日		富士通株式会社内
日本(JP)	(72)発明者	砂金富保
		神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
	(74)代理人	弁理士 茂泉 修司
	平成 5年(1993) 4月26日 特願平4-205818 平 4 (1992) 8月 3日	平成 5 年(1993) 4 月26日 (72)発明者 特願平4-205818 平 4 (1992) 8 月 3 日 日本 (JP) (72)発明者

(54) 【発明の名称】 並列直流電源回路

(57)【要約】

【目的】 それぞれが互いに逆流を防止するオア・ダイオードを負荷との間に有すると共に出力電圧調整に用いる出力電圧検出用抵抗回路を有する現用及び予備のDC/DCコンパータを備えた並列直流電源回路に関し、オア・ダイオードの電圧降下の影響を受けないようにする。

【構成】 各DC/DCコンバータに、自己の側のオア・ダイオードの両端電圧を検出しその大小を比較して自己の側又は他方の側のDC/DCコンバータの出力電圧検出用抵抗回路の一部に補正抵抗を並列接続させ以て該両端電圧が等しくなるように補正する電圧補正回路を設けたもの。



【特許節求の笕囲】

各DC/DCコンパータに、自己の倒のオア・ダイオード(3)の両端包圧を検出しその大小を比较して自己の倒の出力包圧検出用抵抗回路(DR)の一部に補正抵抗(Rc)を並列接線させ以て該両端包圧が等しくなるように補正する配圧補正回路(1)を設けたことを特徴とする並列直流配源回路。

一方のDC/DCコンパータに、自己の側のオア・ダイオード(3)の両端電圧を検出しその大小を比較して他方のDC/DCコンパータの出力配圧検出用抵抗回路(DR)の一部に補正抵抗(Rc)を並列接続させ以て該両端電圧が等しくなるように補正する電圧補正回路(1)を設けたことを特徴とする並列直流電源回路。

【譲求項4】 前記電圧補正回路(1)が該大小比較用の増幅器(5)を有し、該増幅器(5)の出力端子と前記補正抵抗(Rc)との間に逆流防止用ダイオードを接続したことを特徴とする請求項1又は2に記域の並列直流電源回路。

【発明の詳細な説明】

[0001]

【産衆上の利用分野】本発明は並列直流電源回路に関し、特に現用と予備のDC/DCコンパータを有する並列直流電源回路に関するものである。

【0002】交換機等に使用される電源は、出力側の負荷容量に応じて複数の電源を並列に接続して負荷に供給している。このとき、並列に接続された複数の電源の障害対策として予備の電源を更に1台付加している。

【0003】例えば、交換機用の電源は-48 V 直流電源をDC/DCコンパータにより±5 V や-2 Vの直流電源に変換して、LSI等の電子回路に供給している。その際、負荷容量が10 Aの場合には電源装置として10 A容量電源を2台並列に接続したり、5 A容量電源を3台並列に接続したりして使用し、そのうち1台は予備電源として割り当て、現用電源の障害時や交換時に負荷側に影響を与えないようにしている。

【〇〇〇4】以上のように並列接続された直流電源にお

いては、出力側からの逆流防止用としてダイオードを互いに並列に接線し、ダイオード・オア回路として障害の 発生や征旧時の相手側電源への回り込み、更には規格以 上に出力電圧が上昇した場合の過電圧保証回路による相 手側への影容等を防止している。

【0005】従って、並列電源回路の辺転のためにはダイオード・オア回路が必要不可欠になっている。

[0006]

【従来の技術】上記のようなダイオード・オア回路を備えた従来の並列直流電源回路の接線構成が図8に示されている。図において、21は現用DC/DCコンパータ(#1)、22は予備用DC/DCコンパータ(#2)であり同一の回路構成をなしている。各DC/DCコンパータにおいて、23はスイッチングトランジスタ、24は配圧変換トランス、25は盛流平滑回路、そして、26は制御回路である。

【0007】また、27はダイオード31及び32を備えたダイオード・オア回路であり、DC/DCコンバータ21, 22に対する逆流防止回路として挿入されている。

【0008】各DC/DCコンパータ21,22の動作においては、入力電源(DC-48V)をスイッチングトランジスタ23のオン/オフにより交流化し、変換トランス24により降圧した出力電圧を盛流平滑回路25により直流電圧に変換して負荷4に±5Vを供給する。

【0009】DC/DCコンパータ21,22の出力電圧は、制御回路26により基準電圧(図示せず)と比較することによりスイッチングトランジスタ23のオン/オフ比を調節し、出力電圧が規格内に入るように自動的に調整される。

【0010】ダイオード・オア回路27は、並列運転される他方の電源回路の出力が上昇した場合、その影容で自分自身の電源が過電圧検出しないようにするため並びに、負荷が動いている状態で並列運転の電源回路を装置に挿入しても突入電流が流れないように防止するためのものである。

[0011]

【発明が解決しようとする課題】上記のダイオード・オア回路27に使用するオア・ダイオード31,32は、電源回路の容量が5V10Aであったとすると、オア・ダイオード31,32での電圧降下は約0.5 V程度であり、出力電圧の1/10に達する。そして出力電圧が2Vの場合の電圧降下0.5 Vは出力電圧の1/4にもなる。

【0012】上記の従来回路では、制御回路26がオア・ダイオード31、32のアノード側で出力電圧 V_{01} を検出しているため、実際に負荷4に印加される電圧 V_{02} は、オア・ダイオード31、32に生ずる電圧降下 V_F 分だけ下がった値(V_{02} = V_{01} - V_F)となってしまう。更に、この電圧降下 V_F は出力電流 1_0 により大きく変動するため、出力精度に大きく影響を与えるという問題点があった。

【〇〇13】従って本発明は、それぞれが互いに逆流を防止するオア・ダイオードを負荷との間に有すると共に出力電圧調盛に用いる出力電圧検出用抵抗回路を有する現用及び予備のDC/DCコンパータを備えた並列直流電源回路において、オア・ダイオードの電圧降下の影響を受けないようにすることを目的とする。

[0014]

【課題を解決するための手段】上記の目的を遠成するため、本発明に係る並列直流電源回路は、図1に原理的に示すように、各DC/DCコンパータに、自己の側のオア・ダイオード3の両端電圧を検出しその大小を比較して自己の側の出力電圧検出用抵抗回路の一部に補正抵抗Rcを並列接線させ以て該両端電圧が等しくなるように補正する電圧補正回路1を設けたものである。

【0015】また本発明では、一方のDC/DCコンバータに、自己の側のオア・ダイオード3の両端電圧を検出しその大小を比較して他方のDC/DCコンバータの出力電圧検出用抵抗回路DRの一部に補正抵抗Rcを点線で示すように並列接線させ以て該両端電圧が等しくなるように補正する電圧補正回路1を設けることも可能である。

【0016】更に本発明では、前記電圧補正回路1が該大小比較用の増幅器5を有し、該増幅器5の入出力端子間、又は該増幅器5の出力端子と前記補正抵抗Rcとの間に逆流防止用ダイオードを接続することができる。

[0017]

【作用】図1に示した本発明に係る並列直列電源回路の作用を図2を参照して説明する。尚、図2(a)はオア・ダイオード3の順方向電圧降下補正の場合(V₀₁> V₀₂のとき)、同図(b)は対向側電源回路の電圧上昇時の場合(V₀₁< V₀₂のとき)を示す。

【0018】オア・ダイオード3の順方向電圧降下VF補正の場合は、オア・ダイオード3のアノード側の電圧がカソード側の電圧より大きい場合で、電圧補正回路1はV01>V02であると判定して図1に模式的に示し且つ図2(a)に示すように補正用の抵抗Rcが出力電圧検出用抵抗回路DRと並列に切替接続される形になる。

【0019】この場合の並列接続とは、図示のように出力電圧検出用抵抗回路DRを抵抗R1とR2との直列回路とすると、下部の抵抗R2と抵抗Rcとの並列接続となり、この並列回路の抵抗値が低くなるので、電圧調整用の出力値は減少することとなる。

【0020】一方、対向側のDC/DCコンパータの電圧上昇時は、オア・ダイオード3のカソード側の電圧がアノード側の電圧より大きくなり、電圧補正回路1はV01<V02であると判定して図1に模式的に示し且つ図2(b)に示すように出力電圧検出用抵抗回路DRの上部の抵抗R1と抵抗Rcとの並列接続とする。従って、電圧調整用の出力値は上昇することとなる。

【0021】このように各DC/DCコンパータへの電

圧調盛用出力値が減少又は増大することによりDC/DCコンパータは自己の出力電圧が対向するDC/DCコンパータの出力電圧と等しくなるように制御することとなる。

【0022】上記の本発明では、オア・ダイオード3の両側の冠圧を冠圧補正回路1で監視してそのオア・ダイオードの側のDC/DCコンパータの出力冠圧を調強しているが、電圧補正回路1は自己の側のDC/DCコンパータではなく、対向するDC/DCコンパータの出力電圧検出用抵抗回路DRに対して補正抵抗Rcを並列接続して、オア・ダイオード3の両端冠圧を等しくするようにしてもよい。

【0023】但し、この場合の電圧補正回路1は図2(a)及び(b)に示すそれぞれの場合と逆となり、V01<V02の場合は同図(a)のように補正抵抗Rcを出力電圧検出用抵抗回路DRに対して並列接続し、V01>V02の場合は同図(b)のように並列接続することとなる。

【0024】尚、前記電圧補正回路1が該大小比較用の増幅器5を有し、該増幅器5の入出力端子間、又は該増幅器5の出力端子と前記補正抵抗Rcとの間に逆流防止用ダイオードを接続すれば、一方のDC/DCコンバータの出力電圧が異常に増大しても他方のDC/DCコンバータの出力には必容を与えないようにすることができる。

[0025]

【実施例】図3は本発明に係る並列直流電源回路の正出力電圧の実施例を示したもので、この実施例では+5V出力回路としている。図において、電圧補正回路1は、オア・ダイオード3におけるダイオード31の両端電圧を検出するための分圧抵抗R11~R14と、抵抗R11とR12との接続点に非反転入力端子が接続され抵抗R13とR14との接続点に抵抗R15を介して反転入力端子が接続され更に出力端子と反転入力端子との間に抵抗R16が接続された第1の増幅器(AMP1)5と、この増幅器5の出力端子に接続された補正抵抗Rcとで擬成されている。尚、C1、C2は抵抗R12、R14に並列接続されて交流成分をパイパスするためのコンデンサである。

【0026】また、12はDC/DCコンパータ2に含まれその出力電圧を調整するための制御回路でありDC/DCコンパータ2の出力電圧検出用抵抗回路DRを樹成すると共にその接続点に上記の補正抵抗Rcが接続された抵抗R1及びR2と、これらの抵抗R1及びR1の接続点に非反転入力端子が接続され反転入力端子が基準電源(VREF)10に接続されて電圧調整出力を発生する増幅器(AMP2)7とを含んでいる。

【0027】尚、図示の例は一方の側(現用)のDC/DCコンパータのみが示されており、 V_{01} は上述の如くオア・ダイオード31のアノード側電圧、 V_{02} はオア・ダイオード

31の順方向電圧降下、 10 は負荷電流を示している。

【0028】この突施例の動作において、図2(a)に示すようにダイオード3の順方向堅圧降下補正の場合(V₀₁>V₀₂のとき)、抵抗R11とR12との接線点**取**圧及び抵抗R13とR14との接線点**図圧が増幅器5に与えられるので、この増幅器5の出力図圧は負**極**図圧**(一)に

接線された形となり、補正抵抗Rcが出力電圧検出用抵抗回路DRの抵抗R2 と並列に接線される形になる。

【0029】この結果、増幅器5の出力電圧(電圧調盛 用出力)VCONTは次の式①によって与えられる。

[0030]

【数1】

R2//Rc+R1

R2 //Rc

【0031】従って、DC/DCコンパータ2の制御を行うとこの出力冠圧VCONTは"0"となるので、出力冠圧Vo1は次式②によって補正されることとなる。

【0032】 【数2】

 $V_{01} = \frac{R2 //Rc + R1}{R2 //Rc} \cdot V_{RR}$ R1 R2 + R1 Rc + R2 Rc

· • V REF

R2 Rc

【0033】一方、対向する冗長側のDC/DCコンパータ2の出力電圧の方が上昇した場合は、図2(b)に示したように、補正用の抵抗Rcが出力電圧検出用抵抗R1と並列に接続される形になる。

【0034】この結果、出力電圧V₀₁は次の式③によって補正される。

[0035]

【数3】

$$V_{01} = \frac{R2 //R c + R1}{R2} \cdot V_{REF}$$

$$= \frac{R1 R2 + R1 R c + R2 R c}{R1 R2 + R1 R c + R2 R c} \cdot V_{REF}$$
.......

R1 R2 + R2 Rc

【0036】上記の式②と式③とを比較した場合、分子は同じで分母が式②の方が式①より大きくなっているため、式②の場合は増幅器5の出力電圧が基準電圧VREFより小さい電圧となり、式③の場合は増幅器5の出力電圧が基準電圧VREFより大きい電圧になるので、図2(a)の場合はダイオード31の順方向の電圧降下を補正し、図2(b)の場合は冗長電圧上昇時の出力電圧を減

【0037】図4は、図3に示した実施例が正出力電圧の場合に対応するのに対し、負出力電圧の場合に対応しており、図3の一側と+側を逆にすれば図4の実施例になるが、但しオア・ダイオード3を構成するダイオード31と32の極性も逆になっている。

少させるように補正することができる。

【0038】上記の図3及び図4に示した実施例において、並列接続されたDC/DCコンパータ2の出力電圧が異常に上昇したとき、電圧補正回路1の第1の増幅器5の出力電圧がある電圧以上に上昇しないようにする必要がある。

【0039】このため、図5(a)の実施例に示すように、ダイオードD1を増幅器5の反転入力端子と出力端子との間を接続する抵抗R16に並列に逆流防止用に接続することが好ましい。

【0040】或いは、同図(b)に示すように、ダイオードD1を増幅器5の出力端子と補正抵抗Rcとの間に逆流阻止用として挿入してもよい。

【0041】図3の正出力電圧の場合の実施例における 出力電圧と出力電流との静特性が図6に示されており、 電圧補正回路1を付加した場合としない場合の補正特性 の相違を示す。

【0042】図において、出力電流 I 0 (A) と出力電 E V 0 (V) との関係は、電圧補正回路 1 が無い従来の 場合は、オア・ダイオード3の前後では電圧降下により 出力電圧に差が生じているが、電圧補正回路 1 が付加された場合は出力電圧の変動が殆ど補正されることが分かる。

【0043】また、図30実施例において外部印加電圧を与えた時の出力電圧特性が図7に示されており、並列接続された電源回路からの外部印加電圧 V_2 とオア・ダイオード3の側の出力電圧 V_1 との関係は、外部印加電 EV_2 が増大して出力電圧 V_1 以上になっても、電圧補 正回路1を付加することにより若干の電圧降下があるだけで急激に変動することはないことが分かる。

【0044】尚、上記の電圧補正回路の補正抵抗Rcを 自己の側のDC/DCコンパータではなく、対向するD C/DCコンパータの制御回路における出力電圧検出用抵抗回路に接線する場合も、増幅器5の入力端子を入れ替えれば同様の電圧制御動作を行うことができる。

[0045]

【発明の効果】以上説明したように、本発明に係る並列直流電源回路によれば、各DC/DCコンパータに、自己の側のオア・ダイオードの両端包圧を検出しその大小を比较して自己の側又は他方の側のDC/DCコンパータの出力包圧検出用抵抗回路の一部に補正抵抗を並列接続させ以て該両端包圧が等しくなるように補正する包圧補正回路を設けたので、並列電源出力回路におけるオア・ダイオードの包圧降下を自動的に補正することができ出力変励を抑え出力和度が向上する。

【図面の簡単な説明】


【図1】本発明に係る並列直流電源回路の原理檘成図である。

【図2】本発明に係る並列直流電源回路の動作説明図である。

【図3】本発明に係る並列直流電源回路の実施例(正出力電圧の場合)を示した回路図である。

【図6】

出力電圧と出力電流との吟特性



【図4】本発明に係る並列直流電源回路の変施例(負出力電圧の場合)を示した回路図である。

【図5】本発明に係る並列直流電源回路に用いる電圧補 正回路の別の突施例を示した回路図である。

【図6】本発明と従来例の出力電圧と出力電流との静特性グラフ図である。

【図7】並列電源回路による外部印加電圧を与えた時の 本発明と従来例の出力特性グラフ図である。


【図8】従来柗成例を示した回路図である。

【符号の説明】


- 1 包圧補正回路
- 2 DC/DCコンパータ
- 3 (31, 32) オア・ダイオード
- 4 負荷
- 5 第1の増幅器
- 7 第2の増幅器
- 12 制御回路
- DR 出力冠圧検出用抵抗回路
- Rc 補正抵抗
- 図中、同一符号は同一又は相当部分を示す。

【図7】

外部町加配圧を与えた時の出力物性




【図1】




【図2】 本発明の動作説明図


(a) オア・ダイオードDの順方向電圧降下補正の場合 ($V_{01} > V_{02}$ のとき)



(b) 対向**側電圧上昇の場**合 (Voi < Vozのとき)



[図3]





実施例(正出力電圧の場合)

[図4]

EC EC Ky Voz) 実施例(負出力電圧の場合) C 2十 >1 Z V01 (A R13 7. 龟压桶正回路 5 (AMP1) ≸≈ઁ 電腦體 製用出力

(図5) 電圧補正回路の別の実施例





【図8】

従来例

